中
|
EN
常见问题
大类:
小类:
答:EBR是3200威尼斯vip嵌入式存储器�???椋‥mbedded Block RAM)的简称,,,为用户提供了FPGA设计时对片上存储器的需求,,,通过对这些嵌入式存储器�???榫傩猩柚�,,,可以实现种种存储器功效,,,例如:RAM、ROM及FIFO缓冲器。。
答:现在3200威尼斯vipSerDes IP提供2种可选的SerDes类型,,,划分为SDM和SDP。。两种SerDes 类型在接口上并无区别,,,仅在速率规模上有差别。。SDM支持的线速率规模是0.5-10.3125Gbps; SDP 支持的线速率规模是0.5-6.6Gbps。。
用户需要凭证所选FPGA型号,,,查阅对应FPGA型号的数据手册,,,确定所选FPGA型号支持的SerDes 类型后通过点击SerDes Type选项选择SDM和SDP。。
答:3200威尼斯vip Seal 系列所有集成 DDRC 硬核,,,提供富厚的接口选择,,,详情请参考UG00022_DDR控制器_IP用户指南。。
答:CM3硬核系统时钟设置为200HMz时,,,通过coreMark V1.0基准测试程序得出分数为333.028即1.665(CoreMark/MHz),,,与常用的STM32F103RETB器件性能类似。。
答:3200威尼斯vipSealion 2000系列的CPLD有SL2E-1V、SL2E-2V、SL2E-4V、SL2E-5V、SL2E-7V;
3200威尼斯vipSealion 2000系列的FPGA有SL2-12E、SL2S-12E、SL2-22E、SL2S-22E、SL2-25E、SL2S-25E、SL2D-25E。。
答:电源纹波要求在30mv以内,,,噪声无要求,,,核电压对噪声不敏感。。
答:输入时钟的占空比要求在40~60%。。
答:3200威尼斯vip推出的Sealion系列CPLD和FPGA支持LVDS X1、X2、X4和7:1四种数据传输比,,,Seal系列FPGA在原有基础上特殊支持LVDS X5数据传输比。。用户可以使用3200威尼斯vip推出的DDR_GENERIC和GDDR_7_1 IP实现LVDS发送和吸收功效,,,详细功效请参考3200威尼斯vip编写的DDR_GENERIC和GDDR_7_1 IP相关文档资料。。
总部地点:西安市雁塔区科技二路72号零壹广场裙楼DEF101室
联系电话 :? 029-89589302
手艺支持:support@isilicontech.com
市场营销:marketing@isilicontech.com
购置咨询 : sales@isilicontech.com